|
26일 업계와 외신 등에 따르면 TSMC는 전날 기술 포럼에서 대만 신주(新竹)에 2나노 공장을 짓기 위해 부지 확보 절차를 밟고 있다고 밝혔다.
TSMC는 우선 2021년 신주 2나노 연구개발(R&D) 센터 운영을 시작한 후 인근 부지에 관련 생산라인을 구축한다는 계획이다.
센터는 총 8000여명의 연구원과 엔지니어를 수용하게 될 전망이며 2나노 기술에는 차세대 트랜지스터 구조인 ‘GAA(Gate-All-Around)’가 적용될 것으로 관측된다.
니혼게이자이 신문은 TSMC 2나노 공장에 약 2조엔(약 22조원)이 투자될 것이라고 예상했다. 양산 시점은 2024년으로 전망된다.
특히 TSMC가 현재 2나노와 관련해 대형 고객사와 협력하고 있는 것으로 알려져 개발에 속도가 붙을 것으로 보인다.
나노는 반도체 회로 선폭을 의미하는 단위로 선폭이 좁을수록 소비전력이 감소하고 처리 속도가 빨라진다.
3나노 공정의 경우 5나노 공정 대비 칩 면접을 35% 이상 줄일 수 있고 소비전력은 50% 감소시키면서 성능은 30% 향상할 수 있다.
현재 파운드리 업계에서 7나노 이하 미세 공정 기술을 갖춘 기업은 삼성전자와 TSMC 단 2곳뿐이다. 삼성전자는 올 2분기 5나노 생산을 시작했고, 4나노 공정은 현재 양산 준비 단계에 있다.
